6月18日消息，台积电目前正在积极推进3nm制程工艺的开发，预计将在2022年下半年量产。昨日，台积电重要合作伙伴——应用材料、新思科技同步发布了针对最新的3nm制程技术创新性的进展，为台积电3nm的顺利量产提供助力。

应用材料公司昨日表示，推出一种崭新的布线工程设计方法Endura Copper Barrier Seed IMS ，该方法能促使先进逻辑晶片微缩到3nm节点及更小尺寸。目前全球各大晶圆代工逻辑客户现已使用Endura Copper Barrier Seed IMS 系统。应用材料已于2021年逻辑晶片大师课程(2021 Logic Master Class) 中，讨论更多有关这项系统及其他逻辑芯片微缩创新技术的信息。

另外新思科技近日也宣布针对台积公司最先进3nm制程技术的进展。新思科技的数位与客制化解决方案已通过台积公司最新设计参考流程(design-rule manual，DRM)及制程设计套件(process design kits)的认证。植基于多年来的广泛合作关系，该认证将提供共同优化的工具、流程和方法，使客户能实现该制程所带来的最大功耗、效能和面积(PPA)表现，进而加速新一代高效能运算(HPC)、行动、5G和AI 晶片设计的创新。

台积电设计建构管理处副总经理Suk Lee表示，“台积公司的先进技术需要全新层次的EDA协作与创新，以实现3奈米制程技术的高效能和低功耗目标。我们与新思科技的长期合作有助于加速客户取得台积公司最新制程所提供的优势，并让台积公司最新流程所带来的效益达到极大化。我们双方将持续密切合作，为HPC、行动、5G和AI应用实现新一代的设计。”

根据台积电的预期，3nm性能可较5nm提升10%至15%，功耗将减少25%至30%，逻辑密度增加1.7倍，SRAM密度提升1.2倍、类比密度则提升1.1倍等。目标3nm量产第一年，客户产品量能达到5nm两倍以上，广泛应用于智能手机与高速运算（HPC）平台。

台积电业务开发副总张晓强日前在技术论坛上透露，台积电认为继续采用鳍式场效电晶体（FinFET）架构开发3nm制程，能帮助客户取得成功的最佳方案。